手册简介
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。 Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手。 Verilog 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证。
手册说明
Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手。
Verilog 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证。
更新记录
-
Verilog 语句块 02-28 10:08
-
Verilog 数值转换 05-19 11:22
-
Verilog DDS设计 05-19 11:22
-
Verilog 模块与端口 05-19 09:28
-
Verilog FFT设计 05-18 11:19
-
Verilog CIC滤波器设计 05-18 11:13
-
Verilog 串行FIR滤波器设计 05-18 10:50
-
Verilog 并行FIR滤波器设计 05-18 10:47
-
Verilog 除法器设计 05-18 10:36
-
Verilog 流水线 05-18 10:23
